niszetの日記

アナログCMOS系雑用エンジニアが頑張る備忘録系日記

アナログRF CMOS集積回路設計[応用編] 1章を読む (1回目)

読んだ記録をつける。

出来れば毎週1章ずつ進めたかったのですが、正直力不足で半月~1か月で1章ずつ読んでいこうかな、と思います。
ただ、一度に全部を更新するのは大変なのでまとめたところだけupしていく感じで。
まぁ「無理だ・・・!」ってなったら即撤収。

あと、そこまで深堀しませんし、内容については自分で確認する方が良いですよ、ということを先に書いておきますね。

ざっくりまとめる

1章は全体の概略…なのだがこの章だけでも結構情報量は多い。
結局、アナログはIF部のみは必ず最後まで残る(と思う)ので、アナログ界隈に最後に残される部分はココなのだ…と思っている。IO系やってた自分には僥倖と言わざるを得ない…

1.2

歪みとノイズについて、所望の信号以外はすべて妨害信号である。限られた信号帯域に信号を収めて側帯波は十分に抑圧する必要がある。

増幅器は入力・出力の周波数が同じ、ミキサは入力と出力の周波数が異なる

  • 増幅器の場合、
    • 相互変調歪
    • DC成分
    • 高調波の発生

*ミキサの場合、 * イメージ信号の発生

などが課題になる。

1.3.1

ftの計算。ここではチャネル長変調成分は考慮せず。入力信号Vsがgm倍された出力電流が出力極RL1*CGSに流れて発生する電圧との比なので、伝達関数G(s)は式の通りとなる

速度飽和がさらっとでてくる。上巻に出ているのかな(持ってない)

単位面積当たりのコストの上昇については、面積が半分になって値段が倍であればトントンだが、電源電圧の低下によるsignal powerがとりづらくなる問題、ドレイン抵抗の低下によるpowerの漏出が問題になりそうだな。

1.3.2

インダクタ。インダクタは面積をそれなりにとるために上記の「微細プロセスへ進めた際の面積当たりコストの影響」が大きい素子ではないかと。Cの場合は層間膜厚が薄くなるため単位面積あたり容量は大きくなるが、インダクタはその形状でほぼ決まるため。

また、微細プロセス化すると配線抵抗が増える方向なので必然的に高Qをとることが難しくなる(単位長辺りの配線抵抗が小さいメタル層を使うことでこの影響を小さくすることが出来るが)

式1.8は誤植。分子のRs2の2乗は不要。また、この式中のL_LはL_L'である

抵抗が小さいほど増幅率が大きい…?となるが、Rsが小さいということはQ値が大きいということでもあるし、単純にRs小→Rp大は対応関係からわかる気がするので、式中何を見ているのかは意識せよ。

とりあえず一旦ここまで。日曜に出そうと思っていたので大幅遅刻だわぁ…